处芯积律
IC 题库
题库
IC 刷题训练
IC 面试笔试
IC 实践
实践
IC 仿真实践
IC 求职实践
IC 智能实践
应用专区
登录
免费注册
← 面试基础
全局时钟
开始刷题 / 自测
全部分类
请
登录
后查看完整答案
题目列表
全部难度
简单
中等
困难
全部题型
单选题
多选题
问答题
简答题
编程题
填空题
判断题
筛选
题目
题型
难度
标签
从BUFG输出的时钟,是不能直接连接普通I/O管脚输出的,会报错,若要将全局时钟输出,有两种方法:一是直接将BUFG的输入连接普通I/O管脚输出,或者将BUFG的输出经由ODDR2后再连接I/O管脚输出。需要注意的是,将CLOCK_DED…
问答题
中等
经典问答
问答题
PLL0有三个输出:CLKOUT0、CLKOUT1、CLKOUT2,分别为22MHz、171.6MHz和22MHz反向。clk22_out为22MHz时钟的I/O输出信号,故不经BUFG直接输出;clk22为22MHz经过BUFG后的信号…
问答题
中等
经典问答
问答题