请 登录 后查看完整答案
| 题目 | 题型 | 难度 | 标签 |
|---|---|---|---|
| 精通Verilog HDL 硬件描述语言并具备扎实的数字电路基础； | 编程题 | 中等 | 笔试真题 |
| 了解ASIC或FPGA前端设计流程及相关 EDA工具，包括电路综合、时序分析等； | 编程题 | 中等 | 笔试真题 |
| 具备以下任一经验者尤佳：脚本语言运用经验 (Perl, Python…), SystemVerilog/UVM 验证经验，熟悉 | 编程题 | 中等 | 笔试真题 |
| 加分项： SystemVeriolg/UVM/CPU/DFT 等相关经验。 | 编程题 | 中等 | 笔试真题 |
| 如下图所示：根据 A的波形，画出 B,C的波形，寄存器是同步清零的 。 | 编程题 | 中等 | 笔试真题 |