← FPGA中数字电路经典问答

推荐答案 测试一下

如何解决亚稳态。

问答题 中等 经典问答问答题

参考答案

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入 亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平 上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用 的输出电平可以沿信号通道上的各个触发器级联式传播下去。 解决方法: a 降低系统时钟 b 用反应更快的 FF c 引入同步机制,防止亚稳态传播 d 改善时钟质量,用边沿变化快速的时钟信号 关键是器件使用比较好的工艺和时钟周期的裕量要大。

涉及知识点

  • 亚稳态
  • MTBF
  • 同步器
  • 建立/保持时间
  • 跨时钟域设计
  • 异步FIFO
← 上一题
登录后反馈错题
下一题 →