case条件没列全生成锁存器的电路如何画？

当case语句的条件没有列全且没有default分支时，综合工具会推断出锁存器。原因在于未列出的条件组合下，输出未被赋值，综合工具为了保持前一个状态，会插入电平敏感锁存器。每个未完全赋值的输出端对应一个锁存器，其数据输入来自各分支下赋值的组合（通常通过多路选择器），使能端连接所有已列条件的逻辑或，即当条件匹配时锁存器透明传输，不匹配时保持原值。例如，一个4选1的case只列了3个分支，则第4种情况下的输出会被锁存。绘制电路时，使用D锁存器符号，D端从分支赋值MUX输出，使能端为各条件的OR。也可用传输门和反相器构成锁存器。要避免锁存器，应使用default分支或列出所有条件，确保组合逻辑中所有输入组合下输出都有确定赋值。