以下关于验证的描述，正确的是

正确答案为B。A选项错误，验证平台的checker（检查器）通常基于事务级或协议级进行行为检测，不一定需要知道所有底层输入输出信号变化；例如，高级checker可以基于总线协议自动判断事务正确性，无需逐信号跟踪。B选项正确，SystemVerilog在Verilog基础上引入了面向对象编程（OOP）特性，包括封装、继承和多态，这是其核心扩展之一。C选项错误，UVM（Universal Verification Methodology）是由Accellera组织（而非个别EDA厂商）发布并维护的验证方法学标准，虽然Cadence、Synopsys、Mentor等厂商参与了开发，但并非“联合发布”的独立平台。D选项错误，Verilog、SystemVerilog、SystemC是硬件描述与验证语言，但UVM是基于SystemVerilog的验证方法学库，不属于硬件语言范畴。因此，只有B描述准确。