推荐答案
测试一下
题目
如下为verilogHDL描述的一段程序,请选择对它产生波形描述正确的是:
A.周期为15
B.clk=0
C.clk=1
D.占空比1/3的时钟
参考答案与知识点
参考答案
正确答案:A。该程序描述的波形为:前5个时间单位输出低电平,后10个时间单位输出高电平。一个完整周期由低电平和高电平两部分组成,因此周期 = 低电平持续时间 + 高电平持续时间 = 5 + 10 = 15,选项A正确。占空比定义为高电平时间与周期之比,即10/15 = 2/3,不是1/3,故D错误。选项B和C表示恒定为0或1,与周期性波形矛盾。易错点:误将前5低、后10高理解为低电平占1/3、高电平占2/3,实际上占空比是高电平比例,应计算高电平时间占总周期比例。
涉及知识点
- 周期与占空比计算
- Verilog波形描述理解
- 时钟信号参数分析