提高同步设计的工作频率的原则中，可行的措施是（）。

正确答案：D。减少组合逻辑级数是提升同步设计工作频率最直接有效的措施。同步电路的最高工作频率由关键路径的延时决定，关键路径通常指寄存器之间最长的组合逻辑延迟加上寄存器建立时间。减少组合逻辑级数（如通过流水线插入寄存器）可以缩短每级组合逻辑的延时，从而降低关键路径延迟，提升工作频率。选项A“打平设计的层次结构”虽然有利于综合工具进行跨模块优化，但打平本身并不直接减少组合逻辑级数，且可能引入新的布线拥塞，反而增加延时，不一定可行。选项B“打开综合器资源共享选项”通常是为了减少面积，但资源共享可能引入多路选择器，增加组合逻辑级数，降低频率。选项C“复杂状态机采用二进制编码或者格雷码”：二进制编码和格雷码比独热码使用更少的触发器，但状态译码组合逻辑更复杂，级数可能增加，不利于频率；独热码虽然触发器多，但译码简单，组合逻辑级数少，往往能获得更高工作频率。因此，减少组合逻辑级数是提升频率的基本原则。