用逻辑 门画出 D触发器。（威盛 VIA 2003.11.06 上海笔试试题）

D触发器可以通过基本逻辑门（如与非门、非门）构成。典型的边沿触发D触发器采用主从结构：由两个RS锁存器（分别称为主锁存器和从锁存器）级联，并通过时钟控制实现边沿触发。具体电路：使用4个2输入与非门（U1、U2构成主锁存器，U3、U4构成从锁存器），外加两个反相器（一个产生互补时钟，另一个用于将D端信号反相后送入主锁存器）。连接方式：时钟CLK输入到主锁存器的两个与非门的一个输入端（U1和U2各一），同时经过反相器后的互补时钟CLK'接到从锁存器的对应输入端。D信号通过一个反相器后得到D'，D和D'分别接入主锁存器的两个与非门的另一个输入端。主锁存器的输出Qm和Qm'（互补）作为从锁存器的输入。从锁存器的输出即为D触发器的Q和Q'。工作原理：当CLK=0时，主锁存器根据D输入更新状态（透明），但从锁存器被CLK'=1封锁，保持原状态；当CLK上升沿到来时，主锁存器被封锁（保持），而从锁存器因CLK'=0而透明，接收主锁存器的状态并输出，从而在时钟上升沿将D值传递到Q。注意：此结构需要保证主从锁存器交替工作，避免竞争。也可用传输门实现，但题目要求用逻辑门，故以上为经典答案。易错点：混淆电平触发与边沿触发；忽略互补时钟的产生；未使用反相器导致逻辑错误。