画出一种 CMOS的D锁存器的电路图和版图。（未知）

CMOS D锁存器通常采用传输门结构，由两个传输门和两个反相器构成。电路图：输入D连接至第一传输门输入端，第一传输门输出接第一反相器输入，第一反相器输出为Q，同时反馈至第二反相器输入，第二反相器输出接第二传输门输入，第二传输门输出接第一传输门输出节点。第一传输门控制端：CK和CKB（CK反相），第二传输门控制端相反（CKB和CK）。当CK=1时，第一传输门导通，D写入，Q跟随D；CK=0时，第一传输门关闭，第二传输门导通，形成反馈保持Q值。版图：采用双阱或单阱CMOS工艺，N阱中放置PMOS，P阱中放置NMOS。每个传输门由一对PMOS和NMOS并联，源漏共享。反相器由PMOS和NMOS串联。版图布局：按功能分区，左半部分为输入传输门和第一反相器，右半部分为第二传输门和第二反相器。注意电源/地线（VDD和VSS）的布线，施加衬底接触（N阱接VDD，P阱接VSS）。多晶硅栅、有源区、金属互连和接触孔按设计规则绘制。关键尺寸：等比例缩放，保证晶体管匹配。易错点：混淆锁存器与边沿触发器，后者需主从结构；传输门控制信号必须互补，否则导致逻辑错误；版图中忽略阱连接导致闩锁效应；未合理布置过孔导致寄生电容增大。