画出Y=A*B+C的cmos电路图

设计CMOS静态互补电路实现Y=A·B+C。下拉网络（NMOS）实现Y=1的条件：AB+C为1，即(A=1且B=1)或C=1，因此NMOS网络由两个串联的A、B管（实现与）与一个C管并联（实现或），串联NMOS的公共端接Y，另一端接地；并联NMOS的源极均接地，漏极接Y。上拉网络（PMOS）实现Y=0的条件，即Y=1的互补逻辑：Y'=(AB+C)'=(A'+B')·C'，等价于(A'或B')与C'，因此PMOS网络由两个并联的A、B管（对应A'+B'）与一个串联的C管（对应C'）组成，并联PMOS的源极接Y，漏极接串联C管的漏极，C管的源极接VDD。将所有晶体管的栅极连接到对应的输入信号（A、B、C），注意PMOS导通需栅极低电平，NMOS导通需栅极高电平。此结构使用6个晶体管（不考虑输入缓冲），是标准的静态CMOS复合门。易错点：PMOS网络逻辑是Y'的与或式，而非Y的与或式；串联/并联关系容易混淆，例如NMOS中与逻辑应串联，或逻辑应并联，PMOS则相反。输入信号直接驱动两个互补MOS管，无需反相器。若画电路图，需标注VDD、GND、输出Y以及各晶体管的栅极标记。