用逻辑们画出D触发器

D触发器（边沿触发）可由6个与非门构成。典型结构为主从式：主锁存器由两个交叉耦合的与非门（U1、U2）和两个输入控制与非门（U3、U4）组成，从锁存器由两个交叉耦合的与非门（U5、U6）和两个输入控制与非门（U7、U8）组成，但实际常用6门简化版。电路连接：时钟CLK经反相器产生CLK'。主锁存器输入：U3输入为D和CLK，输出连接U1输入；U4输入为D'和CLK，输出连接U2输入。U1和U2交叉反馈。从锁存器输入：U7输入为主锁存器输出Qm和CLK'，输出连接U5输入；U8输入为Qm'和CLK'，输出连接U6输入。U5、U6交叉反馈得到Q和Q'。上升沿时，CLK=1，主锁存器透明，从锁存器锁存；下降沿时，CLK=0，主锁存器锁存，从锁存器透明，实现边沿触发。也可用传输门实现，但逻辑门仅指与非、或非、反相器。核心逻辑表达式：Qn+1=D（时钟上升沿）。