2．1单引号字符串 ................................ ................................ ................................ ..........…

单引号在Verilog/SystemVerilog中的核心用法是数字字面量的进制标识符，语法为`<位宽>'<进制><数字>`，例如`8'b1010`表示8位二进制数1010，`16'hFF`表示16位十六进制数FF。进制标识符可以是b（二进制）、o（八进制）、d（十进制）、h（十六进制），且字母不区分大小写。单引号位于位宽与进制符号之间，不可省略（除非省略位宽，如`'hFF`表示未指定位宽，默认由编译器分配）。 在SystemVerilog中，单引号还用于字符字面量，如`'A'`表示字符A，类型为`char`（对应于byte）。但字符串常量必须用双引号括起，如`"Hello"`，单引号字符串在SystemVerilog中是非法的——这一差异是常见考点。 易错点包括： 1. 混淆单引号（'）与反引号（`），反引号用于宏定义或系统任务（如`timescale），两者功能完全不同。 2. 进制标识符拼写错误，如`8'b`写成`8'd`导致进制错误。 3. 位宽参数缺失时，编译器可能产生意外位宽；建议始终明确指定位宽与进制。 4. 误认为单引号可以用于字符串定义，实际上Verilog/SystemVerilog中字符串只接受双引号。 5. 字符字面量只适用于SystemVerilog，传统Verilog不支持字符类型，该点常出现在版本兼容性考题中。 综上所述，单引号在数字字面量中起分隔位宽与进制的作用，在SystemVerilog中扩展用于字符字面量，但绝不能用于字符串常量。理解其语法规则和限制是避免设计错误的关键。