3．3字符串操作符 ................................ ................................ ................................ ..........…

Verilog 中的字符串操作符主要指连接操作符 { } 和复制操作符 { { } }。连接操作符将多个操作数按顺序拼接成一个更宽的向量，例如 {a, b} 将 a 和 b 连接，其中 a 和 b 可以是 wire、reg 或常量。连接操作符要求所有操作数的位宽总和为目标向量的位宽，否则需使用隐式位宽转换（如 { { 4 {1'b0} }, a } 进行位扩展）。复制操作符使用双花括号，格式为 { 重复次数 { 复制对象 } }，例如 { 3 { 2'b01 } } 得到 6'b010101。复制操作符常用于生成重复模式，但需注意复制次数必须是非负整数常量表达式，且复制对象位宽确定。此外，SystemVerilog 拓展了 string 类型，支持字符串比较（==、!=）、关系（<、>）以及内置方法（如 len()、atoi()、tolower() 等），但经典 Verilog 中字符串仅以 ASCII 码数组存储，无专用操作符。常见易错点：连接操作符中的括号不能省略，复制操作符的内外层花括号必须严格成对；连接和复制组合使用时，位宽计算易出错（如 { { 2 { 3'b101 } }, 4'hF } 总位宽为 2×3+4=10 位）；字符串比较在 Verilog 中需逐字节对比，而 SystemVerilog 中可直接使用 ==。面试中常要求手写拼接逻辑或分析位宽，需注意 MSB/LSB 顺序。