动态功耗和静态功耗分别指的是哪些?

动态功耗指电路在逻辑状态翻转时，对负载电容充放电所消耗的能量，主要来源于开关活动。其表达式为 P_dyn = α * C_L * V_DD^2 * f，其中α为翻转活动因子，C_L为负载电容，V_DD为电源电压，f为时钟频率。降低动态功耗的方法包括：降低电源电压（如多电压域、动态电压频率调整DVFS）；降低时钟频率（但影响性能，需权衡）；减少活动因子（如门控时钟、数据门控、操作数隔离）；减小负载电容（采用先进工艺缩小尺寸、减少互连长度、优化版图）。 静态功耗指电路在稳定状态（无翻转）时，由泄漏电流引起的功耗。泄漏电流主要包括亚阈值泄漏电流（最主导）、栅极泄漏电流、PN结反向偏置泄漏电流等。静态功耗对工艺尺寸缩小敏感，尤其在深亚微米及纳米工艺中占比上升。降低静态功耗的方法包括：使用高阈值电压器件（多阈值库，高阈值用于非关键路径以降低漏电）；电源门控（Power Gating）技术，通过休眠晶体管切断模块电源；体偏置技术（Forward Body Bias降低阈值但增大漏电，Reverse Body Bias提高阈值降低漏电，需按需选择）；采用绝缘体上硅（SOI）工艺减少寄生结电容和漏电；利用超薄栅氧化层或高k介质减少栅漏；动态电压频率调整（DVFS）在低频时降低电压可同时减少动态和静态功耗（但静态功耗与电压关系非线性，需结合电源门控）。此外，多阈值CMOS（MTCMOS）、时钟门控协同电源门控、以及温度补偿设计也可有效控制静态功耗。