3字符类 ................................ ................................ ................................ ...............…

该题考察三态门（Tri-state Gate）的概念与应用。三态门是一种数字逻辑门，除正常逻辑0和1输出外，还具有高阻态（Z）输出，此时输出端相当于断开，不影响外部电路。三态门常用于总线结构，多个设备共享同一数据总线时，通过片选信号控制每个设备的三态使能端，只有被选中的设备输出有效电平，其余设备输出高阻态，避免总线冲突。三态门也是实现双向I/O端口的基础，例如在FPGA中，通过配置I/O buffer为三态模式，既可输入也可输出。设计时需注意：高阻态不是逻辑电平，实际电路通过晶体管关断实现；使能信号必须互斥，否则多个设备同时驱动总线可能导致短路或逻辑错误。三态门在芯片内部也用于多路选择、存储器数据线共享等场景。考点包括：理解高阻态与‘0’、‘1’的区别；掌握三态门真值表（使能有效时输出等于输入，使能无效时输出高阻）；知道三态门的典型应用如总线仲裁、I/O复用。易错点：误认为高阻态是逻辑‘0’或‘1’；混淆三态门与开漏输出（开漏输出只能输出低电平或高阻，需要外部上拉电阻）。