2可选的修饰符 ................................ ................................ ................................ ............…

题目“2可选的修饰符”通常指SystemVerilog中用于声明随机变量的两个可选修饰符：`rand`和`randc`。`rand`修饰符使变量在每次随机化时独立均匀分布，每次随机化结果互不影响；`randc`修饰符使变量在循环周期内以循环方式取值，确保所有可能值被遍历后再重复。例如，声明`rand bit [1:0] a;`则a可随机为0~3，假设4次随机化可能得到2、1、3、0；而`randc bit [1:0] b;`则b会依次取完0~3（顺序随机但周期内不重复）。两者均用于`rand`或`randc`类成员，需配合`randomize()`使用。注意：若未指定修饰符，变量默认不可随机化；`randc`适用于需要均匀覆盖的场景如地址生成。此外，有些题目可能指Verilog函数/任务中的`automatic`和`static`修饰符，但结合“2可选”多指`rand`/`randc`。易错点：混淆`rand`与`randc`的行为差异，或误认为`rand`能保证周期内不重复。