← 2024 · 芯原 · 数字IC设计 笔试

推荐答案 测试一下

Based on below timing report, which description is correct?

A. Insert buffer after UAND1 may fix this violation. B. This is a setup timing violation path. C. The output delay is 1.32ns. D. Size up UAND1 may fix this violation.
单选题 中等 2024秋招笔试真题Online Assessment芯原单选题

参考答案

正确选项为 A。该时序报告为最小路径(Path Type: min),对应保持时间(hold)检查。报告中 slack 为 -0.33,表示数据到达时间(1.32ns)早于数据要求时间(1.65ns),即数据变化过快,导致保持违规。要修复保持违规,需增加数据路径的延迟,使数据到达时间推迟。选项 A 在 UAND1 后插入 buffer,可增加路径延迟,从而增大数据到达时间,可能使 slack 变成正,修复违规。选项 B 错误,因为路径类型为 min 而非 max,对应保持而非建立时间检查。选项 C 错误,输出外部延迟(output external delay)为 1.50ns,而非 1.32ns(1.32ns 是数据到达时间)。选项 D 错误,增大 UAND1 尺寸会降低其延迟(驱动能力增强),导致数据到达时间提前,进一步恶化保持违规。

涉及知识点

  • 保持时间检查与min路径
  • 时序报告slack正负意义
  • 插入buffer增加路径延迟
  • 增大单元尺寸降低延迟
  • 输出外部延迟定义
  • 建立时间与保持时间区分
← 上一题
登录后反馈错题
下一题 →