← 2024 · 芯原 · 数字IC设计 笔试

推荐答案 测试一下

Which of following techniques main are used to reduce dynamic power consumption?

A. Adaptive/Dynamic Voltage and Frequency Scaling B. Clock Gating C. Multi-Vth D. Multi-bits DFF
多选题 中等 2024秋招笔试真题Online Assessment芯原不定项

参考答案

正确选项:A、B、D。 动态功耗公式为 P_dynamic = 0.5 × α × C × V² × f,其中 α 为翻转率,C 为负载电容,V 为电压,f 为频率。降低动态功耗的关键是减小这些参数。 A. Adaptive/Dynamic Voltage and Frequency Scaling(自适应/动态电压频率调整):通过动态降低电压(V)和频率(f)来显著减少动态功耗(P ∝ V²f),是主流低功耗技术。正确。 B. Clock Gating(时钟门控):在模块空闲时关断时钟,减少不必要的寄存器翻转,从而降低翻转率 α 和有效电容,直接减小动态功耗。正确。 C. Multi-Vth(多阈值电压):使用不同阈值电压的晶体管,高 Vth 晶体管漏电流小,主要目的是降低静态(泄漏)功耗;对动态功耗影响极微(阈值电压影响延迟,但非直接降低参数)。因此不是主要降低动态功耗的技术。错误。 D. Multi-bits DFF(多比特触发器):将多个单比特触发器合并为一个多比特触发器,减少内部节点电容、时钟负载和布线电容,从而降低动态功耗。正确。 E. Power Gating(电源门控):通过关断电源模块彻底切断静态漏电流,主要降低静态功耗;关断时动态功耗为零,但并非持续运作时的主动降低技术。错误。 易错点:混淆动态与静态功耗降低技术,多阈值和电源门控是静态功耗的主要优化手段。

涉及知识点

  • 动态功耗公式与参数
  • DVFS原理
  • 时钟门控技术
  • 多比特触发器低功耗
  • 静态功耗与动态功耗区别
  • Multi-Vth与Power Gating主要用途
← 上一题
登录后反馈错题
下一题 →