在Verilog代码中，对有符号数进行比特选择或拼接，其结果是无符号数

正确。依据IEEE 1364-2001/2005 Verilog标准，位选择（如a[3:0]）或拼接（如{a, b}）操作的结果是无符号数，无论操作数是否声明为signed。这是因为这些操作本质上是重新组织比特位，不保留原操作数的符号属性。规则：所有位选择和拼接表达式的结果类型均为无符号数。易错点：1）若后续需要使用有符号运算，需用$signed()转换；2）位选择后与有符号数混合运算时，无符号位选会通过隐式转换影响结果；3）有符号常数（如8'shFF）的位选仍为无符号。