随着IC电路设计工艺的进步，漏电功耗占比越来越大，不考虑温漂的影响，以下那些技术能够用于降低漏电功耗？

正确选项：C。解析：漏电功耗主要由晶体管亚阈值漏电和栅极漏电构成，与电源电压、工艺及温度相关。A选项 clock gating（时钟门控）通过关闭时钟抑制寄存器翻转，减少的是动态功耗（开关功耗），对漏电功耗无直接影响。B选项 DVFS（动态电压频率调整）通过动态调节电压和频率来平衡性能与功耗，降低电压时虽能减小亚阈值漏电，但其主要目标是降低动态功耗（动态功耗与电压平方成正比），且实际应用中常伴随频率调整，并非专门针对漏电；题目未考虑温漂，因此降低电压对漏电的改善有限，且 DVFS 通常用于运行时功耗管理，并不作为降低漏电的典型手段。C选项 power gating（电源门控）通过关断功能模块的电源，直接切断漏电路径，使该模块漏电近似为零，是降低静态功耗（漏电）最有效的技术之一。D选项 DFS（动态频率调整）仅改变工作频率，不改变电源电压，漏电功耗与频率无关，因此无法降低漏电。综上，能有效降低漏电功耗的技术是 power gating，即 C 选项。