第四步就是根据清单去编写sequence和case，然后去仿真，保证仿

在UVM验证环境中，根据验证清单编写sequence和case是验证流程的关键步骤。Sequence负责产生特定场景的激励，通常继承`uvm_sequence`，并在`body`任务中通过`uvm_do`或`start_item`/`finish_item`宏生成transaction，驱动至driver。编写时需注意随机化约束的合理设置，确保覆盖清单中的所有功能点、边界条件和错误注入。Case即test类，继承`uvm_test`，在`build_phase`中实例化环境组件，在`run_phase`中启动目标sequence，并使用`uvm_objection`机制控制仿真开始与结束，避免因无事务处理导致仿真立即退出。仿真阶段需开启波形dump（如vcd/fsdb），配合断言和功能覆盖率收集，通过回归测试保证所有场景通过。易错点包括：未在sequence的body中正确启动item；忘记在test中raise_objection导致run_phase提前结束；sequence与sequencer连接错误；未设置超时或死锁处理；约束写死导致随机性不足；忽略sequence的层次化复用（如虚拟sequence）。正确实践是：先编写基础sequence，再组合成复杂虚拟sequence；在test中通过`default_sequence`或`start`方法启动；使用宏`uvm_sequence_utils`或UVM1.2的自动连接；仿真时结合覆盖率报告分析遗漏场景，迭代补充case。