← FPGA中数字电路经典问答

推荐答案 测试一下

什么是 Setup 和Holdup时间 ,setup和holdup时间区别?

问答题 中等 经典问答问答题

参考答案

Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发 器的时钟信号上升沿 到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升 沿有效) T时间到达芯片,这个 T就是建立时间 -Setup time. 如不满足 setup time, 这个数据就 不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间 是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果 hold time 不够,数据 同样不能被打入触发器。 建立时间 (Setup Time) 和保持时间( Hold time ) 。建立时间是指在时钟边沿前,数据信号 需要保持不变的时间。保持时间是指时钟跳变边 沿后数据信号需要保持不变的时间。如果不 满足建立和保持时间的话,那么 DFF将不能正确地采样到数据,将会出现 stability的情况。 如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间, 那么超过量就分别被称 为建立时间裕量和保持时间裕量。

涉及知识点

  • 建立时间(Setup Time)
  • 保持时间(Hold Time)
  • 时序裕量(Slack)
  • 亚稳态(Metastability)
  • 时钟沿采样
  • 静态时序分析(STA)
← 上一题
登录后反馈错题
下一题 →