推荐答案
测试一下
题目
下面哪些语句是不可综合的
A. generate
B. always
C. time
D. initial
参考答案与知识点
参考答案
正确答案为 C、D、E。在 Verilog/SystemVerilog 综合中：A. generate 用于生成循环或条件结构，是可综合的，常用于参数化设计；B. always 是过程块，可描述时序或组合逻辑，是可综合的；C. time 是一种系统时间变量或函数，用于仿真时返回当前时间，综合工具无法将其映射为硬件，因此不可综合；D. initial 块仅在仿真执行一次，用于初始化或测试，综合工具不支持；E. delays 指 # 延时控制，如 #10，用于仿真时模拟时间延迟，不能被综合。因此，不可综合的语句是 time、initial 和 delays。
涉及知识点
- Verilog 可综合语句与不可综合语句
- initial 块用途与综合限制
- 延时语句 # 不可综合
- time 数据类型在仿真中的角色
- generate 结构的可综合性