登录 后查看完整答案
题目列表
题目 题型 难度 标签
D触发器:Tsetup=3ns,Thold=1ns,Tck2q=1ns, 单选题 中等 笔试真题单选
下列电路属于时序电路的是 单选题 中等 笔试真题单选
以下不能提高验证环境的可重用性的是 单选题 中等 笔试真题单选
组合逻辑电路的险现象是由于(  )引起的 单选题 中等 笔试真题单选
关于Task与Function语句,以下正确的是 单选题 中等 笔试真题单选
数字电路设计中,下流哪些手段无法消除竞争冒险现象 多选题 中等 笔试真题多选
关于代码覆盖率,描述正确的是 单选题 中等 笔试真题单选
关于正则匹配,描述错误的是 单选题 中等 笔试真题单选
UVM中以下描述正确的是 单选题 中等 笔试真题单选
关于异步复位,描述错误的是 单选题 中等 笔试真题单选
关于动态数组和队列,描述错误的是 单选题 中等 笔试真题单选
有一个FIFO设计,输入时钟100MHz,输出时钟70MHz,输入数据模式固定,其中1000个时钟中有700个时钟写传输连续数据。为了避免FIFO下溢/上溢,FIFO最小深度是多少 单选题 中等 笔试真题单选
芯片中有关GPIO的叙述,不正确的是 单选题 中等 笔试真题单选
下面关于AHB协议描述错误的是 单选题 中等 笔试真题单选
下面哪个不属于跨时钟域数据传递的基本方法 单选题 中等 笔试真题单选
以下为文件后缀为某代工厂提供的库文件,合法的电压,环境温度范围内,以下哪种情况内部信号速度最快 单选题 中等 笔试真题单选
以下Verilog运算符优先级由高到低正确的是 单选题 中等 笔试真题单选
下面哪个phase属于task phase 单选题 中等 笔试真题单选
以下不能对多bit的数据总线的时钟异步处理的是 单选题 中等 笔试真题单选
关于’uvm_do_on和’uvm_do_on_with,表述正确的是 多选题 中等 笔试真题多选
下面属于双状态数据类型的是 单选题 中等 笔试真题单选
在静态时序分析中计算时钟延迟需要考虑以下哪些因素 多选题 中等 笔试真题多选
以下逻辑(A,B,D)能实现:输入三个1bitA,B,C变量,若其中两个以上变量为1,则输出1: 单选题 中等 笔试真题单选
如下verilog描述中哪个或者哪几个会生成寄存器 多选题 中等 笔试真题多选
在不增加pipeline的情况下,如何解决一条critical path的setup时序不满足的问题? 单选题 中等 笔试真题单选
关于重载,下面描述正确的有 单选题 中等 笔试真题单选
对改善亚稳态问题有效果的方法是() 单选题 中等 笔试真题单选
有关virtual sequencer描述正确的是 单选题 中等 笔试真题单选
下列哪些class派生来自uvm_component 多选题 中等 笔试真题多选
关于线程,以下描述正确的是 单选题 中等 笔试真题单选