| 从综合出电路的电路看第一段代码比第二段代码优化的地方是 |
单选题 |
中等 |
笔试真题单选
|
| 你希望工作的地点是？ |
问答题 |
中等 |
笔试真题问答题
|
| logic [1:0] a; logic [1:0] b; logic result; a=2'b1z; b=2'b10; result=(a==b)；在sv中，上述代码执行完后，result的值为1'b0 |
单选题 |
中等 |
笔试真题单选
|
| 以下不能抑制异步电路问题的是 |
单选题 |
中等 |
笔试真题单选
|
| 无复位寄存器会引入不定态，因此设计中禁止使用无复位寄存器 |
单选题 |
中等 |
笔试真题单选
|
| bufif0 # (5:7:9, 8:10:12, 15:18:21)b1 (lo1.1o2, dir).其中第一个5:7:9表示什么 |
单选题 |
中等 |
笔试真题单选
|
| 在时钟上升沿时采样别start有效开始，两个时钟周期后，信号“a”连续或者间断地出现3次为高电平，紧接着信号“stop”在下一个时钟周期为高电平，转换成断言描述。以下哪个是正确的 |
单选题 |
中等 |
笔试真题单选
|
| 对于FPGA内部的RAM而言，以下哪个说法是错误的? |
单选题 |
中等 |
笔试真题单选
|
| 关于静态时序分析(STA)哪项说法是错误的? |
单选题 |
中等 |
笔试真题单选
|
| 验证环境中提到的参考模型(Reference Model)只支持不带时序的功能建模，不支持时序建模 |
单选题 |
中等 |
笔试真题单选
|
| 如果该class会被继承，则该class所有定义的function/task都需要加virtual |
单选题 |
中等 |
笔试真题单选
|
| 关于下面约束，说法正确的是() constraint ST{ (a==0)-> (b==0) } |
单选题 |
中等 |
笔试真题单选
|
| 有关中断，以下说法不正确的是? |
单选题 |
中等 |
笔试真题单选
|
| 以下SV程序的运行结果为() : |
单选题 |
中等 |
笔试真题单选
|
| 以下信号命名中不符合Verilog语法的是: |
单选题 |
中等 |
笔试真题单选
|
| 关于三段式状态机的描述，下列说法正确的是 |
单选题 |
中等 |
笔试真题单选
|
| 有关功耗，以下说法不正确的是? |
单选题 |
中等 |
笔试真题单选
|
| generate for循环语句中使用的标尺变量可定义为integer |
单选题 |
中等 |
笔试真题单选
|
| 下列不属于动态数组内建函数的是 |
单选题 |
中等 |
笔试真题单选
|
| a1和a2的检查效果完全一样： |
单选题 |
中等 |
笔试真题单选
|
| 漏电流(Leakage Current)与逻辑电路设计的工作频率无关 |
单选题 |
中等 |
笔试真题单选
|
| 在Verilog中，"assign din[31:0]=32'hFF00_ABC4；assign dout[31:0]=(din<2)＞4. dou的值是多少? |
单选题 |
中等 |
笔试真题单选
|
| reg signed [0:4]c ; c=8'sh8f; 赋值后c的值是多少? |
单选题 |
中等 |
笔试真题单选
|
| 假设输入信号X位宽为12bit，InA位宽为6bit，InB位宽为17bit，实现Y=X*InA+InB功能，并要求不损失精度，那么输出信号Y位宽应不小于(所有数据均为有符号数) |
单选题 |
中等 |
笔试真题单选
|
| 在Verilog设计中，下列说法不正确的是 () |
单选题 |
中等 |
笔试真题单选
|
| 对于设计中所使用的Pipeline，说法中正确的有 |
单选题 |
中等 |
笔试真题单选
|
| 下列哪些设计可能会对芯片DFT产生不利影响 |
多选题 |
中等 |
笔试真题多选
|
| 下列表达式中，哪些可以使用一个或多个二输入与非门器件实现 |
多选题 |
中等 |
笔试真题多选
|
| 2. Formality是由Synopsys公司开发的一种形式验证(Formal Verification)工具，用于两个Design之间的等价性验证。它可以支持如下哪些等价性验证? |
多选题 |
中等 |
笔试真题多选
|
| 多比特信号A，在时钟域clk_ a存在从8'd100到8'd101到的变化过程中，若在时钟域clk_b直接采用D触发器采样，可能采样到数据是 |
单选题 |
中等 |
笔试真题单选
|
| ①: always @(posedge clk or negedge rst_n) begin |
单选题 |
中等 |
笔试真题单选
|
| 基于FPGA和ASIC芯片设计的差异需要关注的有 |
单选题 |
中等 |
笔试真题单选
|
| 下列哪些是必须的，在Post-Layout时序仿真时? |
多选题 |
中等 |
笔试真题多选
|
| 报文处理设计规格： |
单选题 |
中等 |
笔试真题单选
|
| 当模块的代码覆盖率达到100%时，下列说法错误的是 |
单选题 |
中等 |
笔试真题单选
|