← eetop.cn_数字IC设计工程师笔试面试经典100题（大部分有答案）
推荐答案
测试一下
题目
设计输入。Verilog或VHDL编写代码。
参考答案与知识点
参考答案
题目未给出具体设计功能，此处以常见的同步复位、带使能的4位二进制计数器为例，使用Verilog实现。代码如下：
```verilog
module counter (input clk, input rst_n, input en, output reg [3:0] q);
always @ (posedge clk or negedge rst_n) begin
if (!rst_n)
q <= 4'b0000;
else if (en)
q <= q + 1'b1;
end
endmodule
```
解析：采用同步复位（复位信号低有效，敏感列表包含posedge clk和negedge rst_n），在时钟上升沿判断复位；使能信号en高电平有效，计数递增。避免生成锁存器。注意：rst_n为异步复位，若需同步复位则敏感列表只含posedge clk。代码可综合，无竞争风险。
涉及知识点
- Verilog
- 复位
- verilog
- 时钟
- 综合