下列哪种时钟类型一般推荐使用( )。

正确选项为 D 全局时钟。全局时钟 (Global Clock) 通常直接来自锁相环 (PLL) 或专用时钟引脚，经过时钟树 (Clock Tree) 平衡缓冲后分配给所有时序单元，具有低 skew、低延迟、高驱动能力和高抗干扰性，是数字 IC 设计中最可靠、最推荐使用的时钟类型。A 门控时钟 (Gated Clock)：通过逻辑门（如与门、或门）使能时钟脉冲，虽可降低动态功耗，但门控引入额外延迟和毛刺风险，且易产生时钟偏差，需特殊约束处理，不推荐作为主要时钟。B 多级逻辑时钟：由组合逻辑链产生，延迟不可控、毛刺多、波形畸变严重，危害触发器的建立/保持时间，是设计大忌。C 行波时钟 (Ripple Clock)：从一个触发器输出直接驱动下一个触发器时钟端，前级触发器的输出延迟导致后级时钟沿逐级偏移，极易触发时序违规，且无法进行静态时序分析 (STA)，属于应尽量避免的时钟结构。综上所述，只有全局时钟满足低 skew、高稳定性和可预测性，是推荐的标准时钟实践。