DFT测试针对电路的哪种缺陷？

DFT（Design for Test，可测试性设计）测试主要针对集成电路制造过程中引入的**物理缺陷**，而非设计阶段的功能性错误。在晶圆制造和封装流程中，由于工艺偏差、材料污染、光刻误差等因素，可能产生多种缺陷，包括但不限于： 1. **开路（open）**：金属线断裂或接触孔未连通，导致信号无法传输。 2. **短路（short）**：相邻导线间意外连接，造成电源与地短路或信号干扰。 3. **桥接缺陷（bridge）**：细微的导电颗粒或残留物引起两条或多条连线间低阻性连接。 4. **栅氧化层缺陷**：晶体管栅氧层击穿或针孔，导致漏电或阈值电压漂移。 5. **接触孔/通孔缺陷**：多层金属间的连接孔电阻增大或完全断开。 6. **晶体管缺陷**：MOS管栅漏短接、源漏短路等。 7. **延迟缺陷**：门级路径上的电阻或电容异常导致时序违例（如小延迟故障）。 DFT的核心思想是通过在芯片内部集成额外的测试结构（如扫描链、BIST、边界扫描等），将内部节点可控或可观测，从而高效地检测上述物理缺陷。与功能验证不同，功能验证关注设计是否满足逻辑规范，而DFT测试面向的是制造后的实际芯片，确保其物理正确性。常见DFT方法（如ATPG）会生成测试向量，针对特定故障模型（如固定型故障、跳变故障、桥接故障）进行覆盖。 易错点在于初学者可能误认为DFT用于检测设计错误，实际上它专攻制造缺陷。此外，DFT测试并不追求100%缺陷覆盖，而是通过故障模型抽象出典型缺陷，用有限测试向量达到高覆盖率。