SCAN测试针对的是以下哪些单元的结构故障？

SCAN测试是数字集成电路可测性设计中常用的结构性测试技术，主要针对时序单元（触发器）和组合逻辑电路的结构故障进行测试。其核心原理是将所有触发器连接成一条或多条扫描链，在测试模式下，通过扫描链串行输入测试向量，捕获响应后串行输出，从而实现对内部节点的可控制性和可观察性。具体而言，SCAN测试可以检测以下结构故障：1）固定故障（stuck-at fault）：包括触发器内部及组合逻辑门输入/输出的固定0或固定1故障；2）桥接故障：由于工艺缺陷导致的相邻信号线短路；3）开路故障：金属连线断裂等；4）延迟故障：通过转换延迟测试（transition delay fault）或路径延迟测试（path delay fault）检测时序路径上的延迟异常。SCAN测试不仅覆盖触发器本身（如时钟端、数据输入端、复位端等结构故障），而且通过触发器观察和激励组合逻辑，因此组合逻辑中的结构故障也能被有效检测。易错点：常见误区认为SCAN只测试触发器，忽略了组合逻辑的测试；实际上，扫描链提供了对组合逻辑输入的控制和输出的观察，二者缺一不可。此外，SCAN测试不能直接检测功能时序问题（如状态机误跳转），但能通过结构测试间接反映部分功能缺陷；同时，SCAN测试也无法覆盖某些难以控制/观察的节点（如内部反馈回路），需要结合其他DFT技术（如BIST、Boundary Scan）完善测试覆盖率。