画出一种CMOS的D锁存器的电路图和版图。（未知）

一种典型的CMOS D锁存器采用传输门结构，由两个传输门和两个反相器构成。电路图：第一级传输门TG1由时钟CLK控制，输入D；TG1输出接反相器INV1（P管和N管）形成锁存节点Q_bar；第二级传输门TG2由互补时钟CLKB控制，将INV1输出反馈回其输入；INV2输出Q。版图设计：INV1、INV2的P管共用N阱，N管共用P衬底；传输门采用双指栅结构以减小寄生电容；注意阱接触孔和衬底接触孔密集布置以防止闩锁效应；电源线VDD和地线VSS走线粗，满足电流需求；信号线CLK和CLKB使用第二层金属以减少耦合；版图布局按信号流方向从左到右：输入D、TG1、INV1、TG2、INV2、输出Q，确保最小面积和规则对齐。