异步电路都不需要STA进行约束检查。

B.错误。静态时序分析（STA）主要用于同步电路，通过时钟约束检查建立时间和保持时间是否满足要求。异步电路通常包含跨时钟域路径，这些路径由于时钟不同步，传统STA无法直接约束，需要采用同步器设计、时钟域交叉（CDC）验证等方法处理。但异步电路中也存在同步逻辑部分（如单个时钟域内的时序路径），这些部分必须使用STA进行约束检查。此外，即使对于跨时钟域路径，某些设计仍需通过STA确保同步器电路本身满足时序要求，或通过特殊约束（如伪路径、多周期路径）来避免STA误报。因此，说法“异步电路都不需要STA进行约束检查”过于绝对，是错误的。正确做法是：同步路径必须STA，异步跨时钟域路径需配合CDC和STA综合处理，不能一概而论。