The glitch before a 2D synchronizer could cause wrong data signal on destination domain. How to reduce the glitch before

正确答案是 D。 毛刺（glitch）通常由组合逻辑路径上的竞争冒险产生，表现为窄脉冲。在跨时钟域同步中，若组合逻辑的输出直接送入2D同步器（两级触发器），毛刺的宽度可能小于源时钟周期，但仍可能被目标时钟采样到。尽管两级触发器能降低亚稳态概率，但若毛刺发生在第一级触发器的建立/保持时间窗口内，会导致输出逻辑值不确定（可能为0或1），最终使目标域数据错误。 选项A（降低源时钟频率）不能消除组合逻辑的毛刺，源时钟变慢只会改变毛刺被采样的时机，但毛刺本身仍然存在。选项B（降低目标时钟频率）同样不能减少毛刺，目标时钟变慢反而增加了毛刺被采样的概率（更宽的采样窗口）。选项C（改为3D同步器）增加一级触发器只进一步降低亚稳态概率，但对毛刺无影响——三级同步器后的输出仍可能因第一级采样到毛刺而错误。选项D（避免2D同步器前的组合逻辑）直接根除毛刺来源：同步器输入应来自寄存器（DFF）输出，因为寄存器输出无毛刺，且数据在时钟边沿稳定。若必须用组合逻辑，应先在源时钟域用触发器寄存一次，再送入同步器。 易错点：误以为增大延迟（3D同步器）或调整频率能滤除毛刺，实际上毛刺是窄脉冲，同步器无法区分毛刺与有效电平变化。核心原则是“同步器前只接寄存器输出”。