← 2022 · 荣耀 笔试

推荐答案 测试一下

同步电路设计中出现setup time不满足、不可以采样下面哪种措施解决

A.降低时钟频率 B.pipeline C.增加时钟频率 D.减小信号延迟
简答题 中等 笔试真题

参考答案

C. 增加时钟频率 建立时间(setup time)是指数据在时钟有效沿到来之前必须保持稳定的最小时间。当出现setup time不满足时,说明数据到达寄存器的时刻过晚,超过了建立时间要求。常见的解决方法包括: A. 降低时钟频率:时钟周期增大,数据有更多的时间传播,从而满足建立时间。 B. 插入流水线(pipeline):将组合逻辑切割成更短的段,减少关键路径延迟,使数据更快到达。 D. 减小信号延迟:通过优化逻辑、使用更快的器件、调整布线等方式缩短路径延迟。 而C. 增加时钟频率会使时钟周期变小,数据可用的时间更短,加重建立时间违例,因此不可取。 易错点:误以为增加时钟频率能加速数据采样,实际是反向效果。

涉及知识点

  • 建立时间(setup time)定义
  • 建立时间违例的修复方法
  • 时钟频率对建立时间的影响
  • 流水线(pipeline)缩短关键路径
  • 信号延迟优化方法
← 上一题
登录后反馈错题
下一题 →