处芯积律
IC 题库
题库
IC 刷题训练
IC 面试笔试
IC 实践
实践
IC 仿真实践
IC 求职实践
IC 智能实践
应用专区
登录
免费注册
← FPGA中数字电路经典问答
推荐答案
测试一下
题目
一个四级的 Mux,其中第二级信号为关键信号 如何改善 timing。
问答题
中等
经典问答
问答题
参考答案与知识点
参考答案
关键:将第二级信号放到最后输出一级输出,同时注意修改片选信号,保证其优先级未 被修改。
涉及知识点
多路选择器级联
关键路径优化
信号优先级
时序收敛
逻辑重组
点击登录查看完整内容
← 上一题
登录后反馈错题
下一题 →