What are the different sources of powerconsumption?

芯片功耗主要分为动态功耗（Dynamic Power）、静态功耗（Static Power）和短路功耗（Short-Circuit Power）。动态功耗源于电容充放电，公式为 P_dyn = α·C·V²·f，其中α为翻转率，C为负载电容，V为电源电压，f为时钟频率。静态功耗主要由漏电流引起，包括亚阈值漏电流（Subthreshold Leakage）、栅极漏电流（Gate Leakage）和PN结反向漏电流，其中亚阈值漏电流在深亚微米工艺下占比最大。短路功耗发生在输入翻转过程中，PMOS和NMOS同时导通形成的瞬间电流。 降低功耗技术包括： 1. **降低电压**：采用多电压域（Multi-VDD）或动态电压频率调整（DVFS），在性能允许时降低VDD以平方级减少动态功耗，同时降低漏电。 2. **降低频率**：仅在需要时运行高频时钟，或使用门控时钟（Clock Gating）关闭空闲模块的时钟，减少无效翻转。 3. **减少负载电容**：优化电路结构，如使用最小尺寸晶体管、合理布局布线、采用低电容互连材料。 4. **减少翻转活动**：数据门控（Data Gating）、避免无效跳变，如格雷码代替二进制编码。 5. **降低静态功耗**：使用多阈值电压（Multi-Vt）库，关键路径用低Vt（高速但漏电大），非关键路径用高Vt（低漏电）；电源门控（Power Gating）关闭空闲模块电源；衬底偏置（Body Biasing）通过反向偏置增大阈值电压降低漏电。 6. **架构级优化**：并行处理（相同吞吐量下降低频率）、流水线（减少组合逻辑深度以允许更低电压）、引入睡眠晶体管等。 7. **其他**：动态体偏置、自适应电压缩放（AVS）、时钟树综合优化等。