一个设计好的CMOS逻辑电路标准单元的延时主要取决于下面哪些因素?

正确答案：A、D。 解析：CMOS逻辑电路标准单元的延时通常采用非线性延时模型（NLDM）或电流源模型（CCS）进行表征。在标准单元库中，延时主要被建模为输入转换时间（Input transition）和输出负载电容（Output load）的二维函数。输入转换时间决定了输入信号从阈值电压到另一阈值电压的斜率，直接影响晶体管的导通速度和内部节点的充放电行为，从而影响单元的传播延时。输出负载电容则是单元需要驱动的外部电容总和，包括连线电容和扇出门的输入电容，它直接决定输出晶体管对负载的充放电时间，负载越大则延时越大。选项A（Input transition）和D（Output load）正是这两个关键独立变量。 选项B（Output transition）实际上是单元输出波形的斜率，它是输入转换时间和输出负载共同作用下的结果，而不是影响延时的独立因素。在延时计算中，输出转换时间通常作为输出信号质量的参数而非因变量。选项C（Input load）是单元自身的输入电容，它会影响前一级驱动门的输出延时（因为前一级的输出负载包含该输入电容），但对本单元的内部延时没有直接贡献，因为本单元的延时计算已通过其输入转换时间间接反映了前级驱动能力。因此，一个已设计好的标准单元，其延时只受其输入波形的转换时间和它所驱动的输出负载影响，与自身的输入负载或本单元产生的输出转换时间无关。