与FPGA全局时钟资源相关的有

正确选项为 A、B。 FPGA 的全局时钟资源是专为高质量、低抖动、低偏斜的时钟信号分配而设计的硬件结构，主要包括全局时钟缓冲器（BUFG）、数字时钟管理器（DCM）以及锁相环（PLL）等。 - **A、BUFG**：全局时钟缓冲器，用于将外部时钟或内部生成的时钟驱动到全局时钟网络上，使时钟信号能够到达 FPGA 内部所有逻辑资源，且偏斜和延迟最小。BUFG 是全局时钟分配的核心组件。 - **B、DCM**：数字时钟管理器，通常集成在 FPGA 内部（如 Xilinx 系列），用于时钟的同步、分频、倍频、相移和去抖动等操作，产生多路同源但不同频率或相位的时钟，并经过 BUFG 送入全局网络。因此 DCM 也属于全局时钟资源范畴。 - **C、NOT**：基本逻辑门（反相器），属于可编程逻辑资源，不具备时钟专用特性，无法直接驱动全局时钟网络。 - **D、DFF**：触发器，用于存储状态，属于逻辑单元中的基本时序元件，不用于时钟分配或管理。 **易错点**：部分考生可能误选 DFF，认为触发器与时钟相关，但 DFF 只是被时钟驱动的存储单元，并非全局时钟资源。全局时钟资源特指用于时钟生成、分配和驱动的专用硬件模块。