异步电路都不需要STA进行约束检查

选项B是正确答案。该说法过于绝对：异步电路并非完全不需要静态时序分析（STA）的约束检查。虽然传统STA主要用于同步电路，检查建立/保持时间等时序要求，但异步电路设计中仍存在需要STA约束分析的场景。例如，跨时钟域（CDC）电路虽然属于异步信号传输，但需要设置false_path或multi_cycle path约束来避免STA误报；异步电路中的同步器（如双级触发器）需要满足亚稳态恢复时间、数据稳定时间等约束，这些仍需通过STA检查。此外，在握手协议、异步FIFO等设计中，信号间的相对时序关系可能需具体约束。因此，“都不需要”的表述不严谨，正确的理解是：STA对异步电路的处理方式不同（如识别并绕过异步路径），但并非完全不需要任何约束检查。