推荐答案
测试一下
题目
reg [0:31] little_vect; little_vect[0+:8]是多少?
A. little-vect[0 : 7]
B. 1ittle_vect[7: 0]
参考答案与知识点
参考答案
A
举例说明:
reg [31:0] big_vect;
reg [0:31] little_vect;
问题:
big_vect[0 +:8] 转化后一定是big_vect[较大的数值 **:** 较小的数值]
little_vect[0 +:8] 转化后一定是little_vect[较小的数值 **:** 较大的数值]
reg [31:0] big_vect;为大端,那么转化后的也一定是大端,**形式不变**
big_vect [0+: 8] 从0 开始,升序,位宽为8 ======》》》》》big_vect [7 :0]
little_vect [0 +: 8] 从0 开始,升序,位宽为8 ======》》》》》little_vect [0 :7]
big_vect [15 -: 8] 从15开始,降序,位宽为8 ======》》》》》big_vect [15 :8]
little_vect [15 -: 8] 从15开始,降序,位宽为8 ======》》》》》little_vect [8:15]
涉及知识点
- Verilog向量声明方向与位序
- 位选择操作符 +: 语法含义
- 高/低有效位的区分
- Verilog 2001新特性