请 登录 后查看完整答案
| 题目 | 题型 | 难度 | 标签 |
|---|---|---|---|
| 以下关于 System Verilog 的描述， 正确的是 | 单选题 | 中等 | 笔试真题单选 |
| 在芯片设计流程当中， 通常会进行后仿真（post-simulation） ,关于后仿的作用， 以下说法 | 单选题 | 中等 | 笔试真题单选 |
| 电路的逻辑功能特点是， 任意时刻的输出仅仅取决于该时刻的输入， 与电路原来的状 | 单选题 | 中等 | 笔试真题单选 |
| 以下关于异步处理正确的是 | 单选题 | 中等 | 笔试真题单选 |
| 关于跨时钟域电路的设计， 以下说法正确的是 | 单选题 | 中等 | 笔试真题单选 |
| 以下代码片段实现的电路功能是 | 填空题 | 中等 | 笔试真题 |
| verilog 当中 a=4’b10x1;b=4’b10x1;那么逻辑表达式 a==b 为_______ a===b 为________ | 编程题 | 中等 | 笔试真题 |
| 衡量数字通信系统传输质量的指标是 | 单选题 | 中等 | 笔试真题单选 |
| 使用 v/sv 编写如下功能模块，求输入信号序列 din 在 din_vld 为高电平的时间段内的次小值与次小值出现的次数 | 编程题 | 中等 | 笔试真题 |