关于网表仿真的描述正确的是：

正确选项为D。网表仿真（Gate-Level Simulation）是在综合后、布局布线前或后进行的仿真，它使用门级网表替代RTL代码，并引入单元延迟和互连线延迟。相比RTL仿真，网表仿真速度更慢（因为需要处理大量门级元件和时序计算），故B错误。A选项过于绝对，实际项目中资源紧张时只需对关键路径、时序敏感区域或更改部分进行网表仿真，无需覆盖所有RTL用例，且RTL仿真和网表仿真的目的不同，后者主要验证时序收敛和门级功能。C选项错误，网表仿真正是验证实现约束（如时序例外、多周期路径）是否被正确满足的重要手段，如果约束有误，仿真可能出现建立/保持时间违例导致的X态或功能错误。D选项正确：异步电路（如跨时钟域信号）如果同步器设计不当，RTL仿真可能看不到亚稳态问题，但网表仿真中因引入了实际门延迟，可以模拟出亚稳态传播导致的X态或不定态，从而暴露异步设计缺陷。因此D是唯一正确的描述。