随着IC电路设计工艺的进步，漏电功耗占比越来越大，不考虑温漂的影响，以下哪些技术能够用于降低漏电功耗？

正确答案：A、B。解析：漏电功耗主要由晶体管的亚阈值漏电流、栅极漏电流等组成，与电源电压、温度、工艺等因素相关。A power gating（电源门控）通过断开电源路径，彻底关闭电路模块的供电，从而消除该模块的静态漏电，是降低漏电功耗最直接有效的方法之一。B DVFS（动态电压频率调整）通过降低工作电压和频率来减少动态功耗，同时电压的降低也会显著减小亚阈值漏电流（漏电与电压呈指数关系），因此也能有效降低漏电功耗。C DFS（动态频率调整）仅调整时钟频率，不改变电源电压，对漏电功耗几乎没有影响，因为漏电主要取决于电压而非频率。D clock gating（时钟门控）通过关闭寄存器或逻辑门的时钟来减少动态翻转功耗，但并未切断电源，晶体管的漏电仍然存在，因此无法降低漏电功耗。综上，选项A和B是能够降低漏电功耗的技术。