← 大疆FPGA逻辑岗B卷(19.08.06)

推荐答案 测试一下

下面电路亚稳态描述不正确的是:

A 可以正常工作的数字电路芯片中一定不存在亚稳态; B 亚稳态不存在于实际电路中,只是仿真的一种现象; C 亚稳态不能被消除,只能减小发生概率; D 增加同步拍数可以降低亚稳态发生的概率。
多选题 中等 笔试真题多选

参考答案

不正确的选项是 A 和 B。 A 选项错误:正常工作数字电路芯片中仍可能发生亚稳态,只是概率较低且被同步器处理,例如异步信号跨时钟域时,即使采用两级同步器,仍存在概率极低的亚稳态导致失效。 B 选项错误:亚稳态是实际电路中触发器采样时刻违反建立/保持时间导致的真实物理现象,并非仿真独有;示波器可观测到中间电平或振荡波形。 C 选项正确:亚稳态是触发器内部反馈延迟导致的非稳态,理论上无法彻底消除,只能通过缩短传输延迟、优化采样窗口等降低发生概率。 D 选项严格来说不准确:增加同步拍数不会降低亚稳态发生概率(该概率由信号变化与时钟沿的相对时间决定),但能降低亚稳态传播到后续逻辑的概率(即提高 MTBF);然而多数教材和面试中视其为可降低发生概率,故本题中 D 通常视为正确描述。 综上,描述不正确的是 A 和 B。

涉及知识点

  • 亚稳态的定义与成因
  • 亚稳态的消除与概率降低
  • 同步器与多拍同步原理
  • 建立时间与保持时间
  • MTBF 与亚稳态关系
← 上一题
登录后反馈错题
下一题 →