如图所示逻辑电路，其中FA为全加器，LG为单个逻辑门，若F=0时，输出为X3X2X1X0+Y3Y2Y1Y0；F=1时，输出为X3X2X1X0-Y3Y2Y1Y0，则LG应为：

正确选项为D.XOR。 解析：该电路是一个可控加减法器。全加器FA级联构成4位加法器，每个FA的输入分别为X_i、经过LG处理的Y_i以及来自低位的进位。输出为S_i。控制信号F决定运算类型：当F=0时做加法，输出X+Y；当F=1时做减法，输出X-Y。减法在补码系统中实现为X + (Y的补码)，其中Y的补码等于按位取反再加1。因此，当F=1时，需要将Y的每一位取反，同时将最低位的进位输入置为1。取反操作由单个逻辑门LG完成：对于每个Y_i，LG的输出应为Y_i XOR F，因为当F=0时输出Y_i，当F=1时输出~Y_i。异或门（XOR）正好满足这一功能。其他门无法实现：OR门在F=1时输出Y_i|1=1，而非取反；NOR门输出~(Y_i|F)，F=1时输出0，F=0时输出~Y_i，不符合；NAND门输出~(Y_i & F)，F=1时输出~Y_i，但F=0时输出1，也不符合。只有XOR门能精确实现取反控制。此外，最低位的进位输入C0应连接F，以完成加1操作。因此，LG为异或门。