请 登录 后查看完整答案
| 题目 | 题型 | 难度 | 标签 |
|---|---|---|---|
| 布尔代数(A+C) (A+B+C) 等于 | 单选题 | 中等 | 笔试真题单选 |
| 十进制数46的格雷码是哪个? | 单选题 | 中等 | 笔试真题单选 |
| 如图所示电路为下列哪种组合逻辑电路 | 单选题 | 中等 | 笔试真题单选 |
| 如图所示逻辑电路，其中FA为全加器，LG为单个逻辑门，若F=0时，输出为X3X2X1X0+Y3Y2Y1Y0；F=1时，输出为X3X2X1X0-Y3Y2Y1Y0，则LG应为： | 单选题 | 中等 | 笔试真题单选 |
| 如图所示电路的CLK为20kHz，状态图数字排列为Q3Q2Q1Q0，若初始状态为0000，则该电路的状态图为哪个? | 单选题 | 中等 | 笔试真题单选 |
| 如图所示逻辑电路，AV/B/C/D四个输入共有几种组合会让Y输出为1? | 单选题 | 中等 | 笔试真题单选 |
| 如图所示电路，LG为哪种逻辑门电路，才可以得到如表的实验结果? | 单选题 | 中等 | 笔试真题单选 |
| 如图所示电路，其中D触发器的PR、CLR为0有效，若VDD开启前电容已完全放电，则下列叙述正确的是 | 单选题 | 中等 | 笔试真题单选 |
| 有一个4位计数器，可计数范围为0~9，若输入时钟频率为1MHz，请问最高位的输出频率与正脉冲的宽度为多少? | 简答题 | 中等 | 笔试真题 |
| 什么是亚稳态?如何防止亚稳态传播或减少亚稳态概率? | 问答题 | 中等 | 笔试真题问答题 |
| 请用verilog/vhdl实现5分频电路，占空比50% | 编程题 | 中等 | 笔试真题 |
| 用FSM实现一个序列检测模块，a为输入端，b为输出端，如果a连续输入为1101，则b输出为1，否则为0。例如： | 编程题 | 中等 | 笔试真题 |
| 翻译以下段落，并根据描述画出I2C接口的start和stop时序： | 编程题 | 中等 | 笔试真题 |