| DDR带宽计算 ...............................................................................................................… |
编程题 |
中等 |
笔试真题
|
| 编译预处理 .................................................................................................................… |
编程题 |
中等 |
笔试真题
|
| 什么叫数字 IC |
编程题 |
中等 |
笔试真题
|
| FPGA设计流程 |
编程题 |
中等 |
笔试真题
|
| RTL输入： RTL，Register Transfer Level ，直译为寄存器转换级，要描述各级寄存器（时序 |
编程题 |
中等 |
笔试真题
|
| 行为仿真 /功能仿真： 在编译前对用户所设计的电路进行逻辑功能验证，此时是没有任何 |
编程题 |
中等 |
笔试真题
|
| IC设计流程 |
单选题 |
中等 |
笔试真题单选
|
| 对数字 IC设计的理解 |
编程题 |
中等 |
笔试真题
|
| 锁存器 /触发器 |
编程题 |
中等 |
笔试真题
|
| 设计空满标志位电路 |
判断题 |
中等 |
笔试真题
|
| 同步电路 /异步电路 |
单选题 |
中等 |
笔试真题单选
|
| 时序约束主要包括周期约束，偏移约束，静态时序路径约束三种。 通过附加时序约束 |
判断题 |
中等 |
笔试真题
|
| 跨时钟域处理 |
问答题 |
中等 |
笔试真题问答题
|
| 资源耗用太多会使器件功耗显著上升。 |
判断题 |
中等 |
笔试真题
|
| 为什么要门控时钟： |
编程题 |
中等 |
笔试真题
|
| 按其功能可分为以下几类: |
编程题 |
中等 |
笔试真题
|
| 设计描述方式 |
编程题 |
中等 |
笔试真题
|
| Verilog中共有 19种数据类型。 |
单选题 |
中等 |
笔试真题单选
|
| DDR带宽计算 |
编程题 |
中等 |
笔试真题
|
| if-else |
判断题 |
中等 |
笔试真题
|
| 函数 function |
编程题 |
中等 |
笔试真题
|
| N位二进制数所能表示的数据范围 |
编程题 |
中等 |
笔试真题
|
| 另外一个区别则是更细微的差别：举个例子, |
编程题 |
中等 |
笔试真题
|
| Verilog中提供了两维数组来帮助我们建立内存的行为模型。具体来说，就是可以将内存定 |
编程题 |
中等 |
笔试真题
|
| 功能覆盖率 /代码覆盖率 |
编程题 |
中等 |
笔试真题
|
| 在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计。 |
判断题 |
中等 |
笔试真题
|
| 断言能够提供覆盖率收集； |
问答题 |
中等 |
笔试真题问答题
|