| 后仿真过程中使用的网表的最差工况是以下哪一项 |
问答题 |
中等 |
经典问答问答题
|
| 设计电路的过程中 |
编程题 |
中等 |
笔试真题
|
| 在IC设计中经常用到 UNIX操作系统 ,其常用的 vi文本编辑器退 |
问答题 |
中等 |
经典问答问答题
|
| 以下这段代码中信号 c仿真结果是以下哪个时序图 |
问答题 |
中等 |
经典问答问答题
|
| 以下属于时钟偏差和抖动来源的是 |
问答题 |
中等 |
经典问答问答题
|
| 硬件描述语言在数字系统设计中一般支持三种基本的描述方式 , |
问答题 |
中等 |
经典问答问答题
|
| 什么是亚稳态，如何解决亚稳态 |
判断题 |
中等 |
笔试真题
|
| 画出CMOS反相器的电路图和版图，输入输出曲线，PMOS和NMOS管的工作情况 |
编程题 |
中等 |
笔试真题
|
| PN结加正向电压时，其正向电流是 |
单选题 |
中等 |
笔试真题单选
|
| 画出NOT，NAND，NOR的符号，真值表，还有transistorlevel的电路 |
编程题 |
中等 |
笔试真题
|
| 对于逻辑仿真器描述正确的是 |
问答题 |
中等 |
经典问答问答题
|
| 画出CMOS的图，画出tow-to-onemuxgate |
编程题 |
中等 |
笔试真题
|
| 画出Y=A*B+C的cmos电路图 |
编程题 |
中等 |
笔试真题
|
| DFT测试针对电路的哪种缺陷 |
单选题 |
中等 |
笔试真题单选
|
| 画出CMOS电路的晶体管级电路图,实现Y=A*B+C(D+E) |
编程题 |
中等 |
笔试真题
|
| 如何避免 hold time 的违例？ |
问答题 |
中等 |
经典问答问答题
|
| 给出一个简单的由多个NOT,NAND,NOR组成的原理图,根据输入波形画出各点波形 |
编程题 |
中等 |
笔试真题
|
| DFT测试针对电路的哪种缺陷？ |
问答题 |
中等 |
经典问答问答题
|
| 用逻辑们画出D触发器 |
编程题 |
中等 |
笔试真题
|
| SCAN测试针对的是以下哪些单元的结构故障？ |
问答题 |
中等 |
经典问答问答题
|
| 详细分析锁存器（latch）和触发器（flip-flop） |
编程题 |
中等 |
笔试真题
|
| 为什么不能在设计中使用组合逻辑回路? |
问答题 |
中等 |
经典问答问答题
|
| 100%的代码覆盖率说明功能验证是完备的。 F |
问答题 |
中等 |
经典问答问答题
|
| 系统最高速度计算（最快时钟频率）和流水线设计思想 |
编程题 |
中等 |
笔试真题
|
| IC电路中的功耗主要来源有哪些 ? |
问答题 |
中等 |
经典问答问答题
|
| 在电路设计中可以使用时钟信号的上升沿和下降沿同时有效 |
问答题 |
中等 |
经典问答问答题
|
| BLOCKING和NONBLOCKING赋值的区别 |
编程题 |
中等 |
笔试真题
|
| 根据你的理解 ,请用1-5标出IC设计流程的先后顺序 (5分) |
问答题 |
中等 |
经典问答问答题
|
| 用VERILOG或VHDL写一段代码,实现消除一个glitch（毛刺） |
编程题 |
中等 |
笔试真题
|
| 阐述同步复位和异步复位的概念并比较两者优缺点 (10分) |
问答题 |
中等 |
经典问答问答题
|
| 画出可以检测10010串的状态图,并verilog实现之。序列检测器的FSM（状态机）实 |
编程题 |
中等 |
笔试真题
|
| 用verilog/vhdl写一个fifo控制器(包括空,满,半满信号) |
编程题 |
中等 |
笔试真题
|
| 请说明setup/hold time violation ,并画图说明(10 分) |
问答题 |
中等 |
经典问答问答题
|
| FPGA设计中如何实现同步时序电路的延时？ |
编程题 |
中等 |
笔试真题
|