| 画出fsm（有限状态机） |
编程题 |
中等 |
笔试真题
|
| 用verilog编程，语法要符合FPGA设计的要求 |
编程题 |
中等 |
笔试真题
|
| 设计输入。Verilog或VHDL编写代码。 |
编程题 |
中等 |
笔试真题
|
| 设计工程中可使用的工具及设计大致过程？ |
问答题 |
中等 |
笔试真题问答题
|
| 前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off）PLD设计中，有时跳过这一步。 |
编程题 |
中等 |
笔试真题
|
| 画出状态转移图。 |
判断题 |
中等 |
笔试真题
|
| 设计编译（综合）。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。 |
编程题 |
中等 |
笔试真题
|
| 名词解释 |
编程题 |
中等 |
笔试真题
|
| 生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产 |
编程题 |
中等 |
笔试真题
|
| 用逻辑门画出D触发器。（威盛VIA 2003.11.06 上海笔试试题） |
编程题 |
中等 |
笔试真题
|
| RTL设计（代码输入）。使用HDL语言完成对设计实体的RTL级描述。这一阶段使用和Verilog HDL语言的输入工具编写代码。 |
编程题 |
中等 |
笔试真题
|
| 画出DFF的结构图,用verilog实现之。（威盛） |
编程题 |
中等 |
笔试真题
|
| 画出一种CMOS的D锁存器的电路图和版图。（未知） |
编程题 |
中等 |
笔试真题
|
| 数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知） |
编程题 |
中等 |
笔试真题
|
| 用VERILOG或VHDL写一段代码，实现10进制计数器。（未知） |
编程题 |
中等 |
笔试真题
|
| 确定状态数画出状态转移图，没有投币之前的初始状态S0，投入了1分硬币S1，投入了2分硬币S2，投入了3分硬币S3，投入了4分硬币S4。 |
编程题 |
中等 |
笔试真题
|
| 画卡诺图或者是利用verilog编码 |
编程题 |
中等 |
笔试真题
|
| 设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱 |
编程题 |
中等 |
笔试真题
|
| 设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知） |
编程题 |
中等 |
笔试真题
|
| 画出可以检测10010串的状态图,并verilog实现之。（威盛） |
编程题 |
中等 |
笔试真题
|
| 用FSM实现101101的序列检测模块。（南山之桥） |
编程题 |
中等 |
笔试真题
|
| 简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） |
问答题 |
中等 |
笔试真题问答题
|
| 分别写出IC设计前端到后端的流程和eda工具。（未知） |
编程题 |
中等 |
笔试真题
|
| 从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool. |
编程题 |
中等 |
笔试真题
|