| 如何连接标准单元或者 hard macro 的power/ground pin 。 |
问答题 |
中等 |
经典问答问答题
|
| 一般信号。同样需要手动 set_ideal_network |
编程题 |
中等 |
笔试真题
|
| 画出 fsm（有限状态机） |
编程题 |
中等 |
笔试真题
|
| 画出fsm（有限状态机） |
编程题 |
中等 |
笔试真题
|
| 4 避免亚稳态 |
问答题 |
中等 |
笔试真题问答题
|
| 寄存器传输级降低功耗(编写设计规则) |
编程题 |
中等 |
笔试真题
|
| 1.1 什么是同步逻辑与异步逻辑？ |
问答题 |
中等 |
笔试真题问答题
|
| 3 跨时钟信号传输处理 |
判断题 |
中等 |
笔试真题
|
| 格雷码实现指针 |
编程题 |
中等 |
笔试真题
|
| 2 推荐使用电路设计 |
编程题 |
中等 |
笔试真题
|
| 1 具有非50%占空比的1.5倍分频 |
编程题 |
中等 |
笔试真题
|
| 1 时钟树概念 |
问答题 |
中等 |
笔试真题问答题
|
| Cache基本原理 |
判断题 |
中等 |
笔试真题
|
| 3 iic与eeprom |
编程题 |
中等 |
笔试真题
|
| 画出fsm（有限状态机） |
编程题 |
中等 |
笔试真题
|
| 同步复位以及异步复位代码设计？ |
问答题 |
中等 |
经典问答问答题
|
| 下列功耗措施哪个可以降低峰值功耗 |
单选题 |
中等 |
笔试真题单选
|
| 题目：移位寄存器由8级触发器构成，则构成的扭环计数器有多少个有效状态？ |
问答题 |
中等 |
经典问答问答题
|
| 世界上第一个半导体芯片何时出现？ |
问答题 |
中等 |
经典问答问答题
|
| ASIC设计流程以及用到的工具？ |
编程题 |
中等 |
笔试真题
|
| 1.1 什么是同步逻辑与异步逻辑？ |
问答题 |
中等 |
笔试真题问答题
|
| 8 SPI ................................ ................................ ................................ ..............… |
编程题 |
中等 |
笔试真题
|
| 下面关于PLL电路表述正确的是： |
单选题 |
中等 |
笔试真题单选
|
| 同步电路：指电路的所有时钟来自同一个时钟源，其内部时钟相互同步（不一定是同一个时钟或者可以是频率不相同的时钟） |
编程题 |
中等 |
笔试真题
|
| 乘法器设计与优化 |
问答题 |
中等 |
经典问答问答题
|
| FIFO最小深度计算？ |
问答题 |
中等 |
笔试真题问答题
|
| 十进制数-1,用4位二进制表示的原码、补码、反码分别是（） |
单选题 |
中等 |
笔试真题单选
|
| 电容器接到交流电源的两端时，下列说法不正确的是 |
单选题 |
中等 |
笔试真题单选
|
| 用verilog编程，语法要符合 FPGA设计的要求 |
编程题 |
中等 |
笔试真题
|
| 用verilog编程，语法要符合FPGA设计的要求 |
编程题 |
中等 |
笔试真题
|
| 2.5 系统最高时钟频率计算 |
问答题 |
中等 |
笔试真题问答题
|
| 3 门控时钟方法学 |
问答题 |
中等 |
笔试真题问答题
|
| 4.1 使用全局时钟树资源 |
编程题 |
中等 |
笔试真题
|
| 用verilog编程，语法要符合FPGA设计的要求 |
编程题 |
中等 |
笔试真题
|
| 序列检测器，检测序列“0110”，无重叠检测？ |
问答题 |
中等 |
经典问答问答题
|
| 有一个FIFO设计，输入时钟100Mhz，输出时钟80Mhz，输入数据模式是固定的，其中1000个时钟中有800个时钟传输连续数据，另外200个空闲，请问为了避免FIFO下溢/上溢，最小深度是多少 |
单选题 |
中等 |
笔试真题单选
|
| 写出5家你认为领先的半导体公司，并选择你最看好的一家，为什么？ |
问答题 |
中等 |
笔试真题问答题
|
| ASIC前端设计流程以及用到的工具？ |
编程题 |
中等 |
笔试真题
|
| 2.5 系统最高时钟频率计算 |
问答题 |
中等 |
笔试真题问答题
|
| 10 取绝对值 ................................ ................................ ................................ ............… |
编程题 |
中等 |
笔试真题
|
| 如图所示时序路径示意图，椭圆表示组合逻辑，FF1/FF2表示寄存器，A表示数据输入端 |
多选题 |
中等 |
笔试真题多选
|
| 下面哪种不属于验证覆盖率 |
单选题 |
中等 |
笔试真题单选
|
| 请分析如下图所示CMOS电路实现的是什么逻辑功能？ |
问答题 |
中等 |
笔试真题问答题
|
| 设计输入。 Verilog或VHDL编写代码。 |
编程题 |
中等 |
笔试真题
|
| 设计输入。Verilog或VHDL编写代码。 |
编程题 |
中等 |
笔试真题
|
| 2.10 静态时序与动态时序分析 |
编程题 |
中等 |
笔试真题
|
| 10 DDR3基础计算知识 |
问答题 |
中等 |
笔试真题问答题
|
| 4.2 使用区域时钟树、IO时钟树资源 |
编程题 |
中等 |
笔试真题
|
| 5.1 AXI4-Lite总线源码分析 |
编程题 |
中等 |
笔试真题
|
| 设计输入。Verilog或VHDL编写代码。 |
编程题 |
中等 |
笔试真题
|
| 假设一个2bit计数器（计数范围0-6），工作在38M时钟域下，要把此计数器的值传递到另一个异步100M时钟域，以下不正确的是 |
单选题 |
中等 |
笔试真题单选
|
| 列出5个常用的Unix命令，并简单解释？ |
问答题 |
中等 |
笔试真题问答题
|
| case条件没列全生成锁存器的电路如何画？ |
问答题 |
中等 |
经典问答问答题
|
| 2.10 静态时序与动态时序分析 |
编程题 |
中等 |
笔试真题
|
| 3.2 奇偶校验电路 |
判断题 |
中等 |
笔试真题
|
| 以下关于验证的描述，正确的是 |
单选题 |
中等 |
笔试真题单选
|
| 画出状态转移图。 |
编程题 |
中等 |
笔试真题
|
| 设计工程中可使用的工具及设计大致过程？ |
问答题 |
中等 |
笔试真题问答题
|
| 设计工程中可使用的工具及设计大致过程？ |
问答题 |
中等 |
笔试真题问答题
|
| 滤波器设计？ |
问答题 |
中等 |
笔试真题问答题
|
| 下面哪个不属于跨时钟域数据传递的基本方法 |
单选题 |
中等 |
笔试真题单选
|
| 建立时间和保持时间问题？ |
问答题 |
中等 |
笔试真题问答题
|
| 前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ ASCI设 |
编程题 |
中等 |
笔试真题
|
| 前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off）PLD设计中，有时跳过这一步。 |
编程题 |
中等 |
笔试真题
|
| 3.1 锁存器与触发器区别 |
编程题 |
中等 |
笔试真题
|
| 前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ASCI设计中，这一步骤称为第一次Sign-off）PLD设计中，有时跳过这一步。 |
编程题 |
中等 |
笔试真题
|
| 前仿真（功能仿真）。设计的电路必须在布局布线前验证电路功能是否有效。（ ASCI设 |
编程题 |
中等 |
笔试真题
|
| 设计一个饮料售卖机，饮料1块钱，硬币有5角，1元两种，并考虑找零。 |
编程题 |
中等 |
笔试真题
|
| X和Y 均为补码表示的二进制，其中X=10010010B，Y=10001011B，下列选项中X+Y正确的是 |
单选题 |
中等 |
笔试真题单选
|
| 数据到达时间、数据要求时间以及建立时间裕量和保持时间裕量？ |
问答题 |
中等 |
笔试真题问答题
|
| 3.1 锁存器与触发器区别 |
编程题 |
中等 |
笔试真题
|
| 3 D触发器与 Latch |
编程题 |
中等 |
笔试真题
|
| 以下关于FIFO描述正确的是 |
单选题 |
中等 |
笔试真题单选
|
| 确定电路的状态数，投币前初始状态为 S0，投入五角硬币为 S1，投入一元硬币为 S2。 |
判断题 |
中等 |
笔试真题
|
| 画出状态转移图。 |
判断题 |
中等 |
笔试真题
|
| 画出状态转移图。 |
编程题 |
中等 |
笔试真题
|
| 画出与非门的COMS门电路？ |
编程题 |
中等 |
笔试真题
|
| FIFO最小深度计算问题？ |
问答题 |
中等 |
笔试真题问答题
|
| 可以用 OCV(On Chip Variation) 的方式使得 constraint 变得更为严格 |
判断题 |
中等 |
经典问答问答题
|
| 设计编译 （综合） 。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化 |
编程题 |
中等 |
笔试真题
|
| 设计编译（综合）。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。 |
编程题 |
中等 |
笔试真题
|
| 从BUFG输出的时钟，是不能直接连接普通I/O管脚输出的，会报错，若要将全局时钟输出，有两种方法：一是直接将BUFG的输入连接普通I/O管脚输出，或者将BUFG的输出经由ODDR2后再连接I/O管脚输出。需要注意的是，将CLOCK_DED… |
问答题 |
中等 |
经典问答问答题
|
| 4.7 时钟切换方法 |
编程题 |
中等 |
笔试真题
|
| 设计编译（综合）。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化翻译过程，即把设计输入的某种或某几种数据格式(网表)转化为软件可识别的某种数据格式(网表)。 |
编程题 |
中等 |
笔试真题
|
| 设计编译 （综合） 。设计输入之后就有一个从高层次系统行为设计向门级逻辑电路设转化 |
编程题 |
中等 |
笔试真题
|
| 以下verilog运算符优先级由高到低正确的是 |
单选题 |
中等 |
笔试真题单选
|
| 4.7 时钟切换方法 |
编程题 |
中等 |
笔试真题
|
| 下面是芯片中有关GPIO的叙述，不正确的是： |
单选题 |
中等 |
笔试真题单选
|
| 用逻辑 门画出 D触发器。（威盛 VIA 2003.11.06 上海笔试试题） |
编程题 |
中等 |
笔试真题
|
| 名词解释 |
编程题 |
中等 |
笔试真题
|
| 名词解释 |
编程题 |
中等 |
笔试真题
|
| 确定电路的状态数，投币前初始状态为 S0，投入五角硬币为 S1，投入一元硬币为 S2。 |
判断题 |
中等 |
笔试真题
|
| 画出CMOS非门电路？其功耗组成等。 |
编程题 |
中等 |
笔试真题
|
| 生产。布线和后仿真完成之后，就可以开始ASCI或PLD芯片的投产 |
编程题 |
中等 |
笔试真题
|
| 4.8 去抖滤波 |
编程题 |
中等 |
笔试真题
|
| netlist一般通过什么手段进行验证其正确性 |
单选题 |
中等 |
笔试真题单选
|
| 解释Mealy 和Moore状态机的区别？ |
问答题 |
中等 |
笔试真题问答题
|
| 4.8 去抖滤波 |
编程题 |
中等 |
笔试真题
|
| 10.2 读入设计文件 |
编程题 |
中等 |
笔试真题
|
| 以下关于格雷码的描述哪些是正确的? |
多选题 |
中等 |
笔试真题多选
|
| 画出 DFF的结构图 ,用verilog实现之。（威盛） |
编程题 |
中等 |
笔试真题
|
| 用逻辑门画出D触发器。（威盛VIA 2003.11.06 上海笔试试题） |
编程题 |
中等 |
笔试真题
|
| 用逻辑门画出D触发器。（威盛VIA 2003.11.06 上海笔试试题） |
编程题 |
中等 |
笔试真题
|
| 写出一个7分频的电路？或画出波形？ |
编程题 |
中等 |
笔试真题
|
| RTL设计（代码输入） 。使用 HDL语言完成对设计实体的 RTL级描述。这一阶段使用 |
编程题 |
中等 |
笔试真题
|
| RTL设计（代码输入）。使用HDL语言完成对设计实体的RTL级描述。这一阶段使用和Verilog HDL语言的输入工具编写代码。 |
编程题 |
中等 |
笔试真题
|
| RTL设计（代码输入）。使用HDL语言完成对设计实体的RTL级描述。这一阶段使用和Verilog HDL语言的输入工具编写代码。 |
编程题 |
中等 |
笔试真题
|
| RTL设计（代码输入） 。使用 HDL语言完成对设计实体的 RTL级描述。这一阶段使用 |
编程题 |
中等 |
笔试真题
|
| 下面verilog中哪个或者几个会生成寄存器 |
多选题 |
中等 |
笔试真题多选
|
| 画出四位格雷码计数器状态转移图并写出设计代码？ |
编程题 |
中等 |
笔试真题
|
| 5.1 IC设计前端到后端的流程和EDA工具？ |
问答题 |
中等 |
笔试真题问答题
|
| 如下为verilogHDL描述的一段程序，请选择对它产生波形描述正确的是： |
单选题 |
中等 |
笔试真题单选
|
| 画出一种 CMOS的D锁存器的电路图和版图。（未知） |
编程题 |
中等 |
笔试真题
|
| 画出DFF的结构图,用verilog实现之。（威盛） |
编程题 |
中等 |
笔试真题
|
| 画出DFF的结构图,用verilog实现之。（威盛） |
编程题 |
中等 |
笔试真题
|
| 同步复位和异步复位？异步复位同步释放？以4bit为例的DFF画出，电路图 |
编程题 |
中等 |
笔试真题
|
| 5.4 低功耗技术 |
单选题 |
中等 |
笔试真题单选
|
| Supposedly there is a combination circuit between two register driven by a clock .what will you do if the delay of the … |
简答题 |
中等 |
笔试真题
|
| Let X = 8'b0001_1010，Y = 5'b10000; |
问答题 |
中等 |
经典问答问答题
|
| 5.4 低功耗技术 |
单选题 |
中等 |
笔试真题单选
|
| 4.3 指针同步延迟的影响 |
判断题 |
中等 |
笔试真题
|
| 数字电路设计当然必问 Verilog/VHDL ，如设计计数器。（未知） |
编程题 |
中等 |
笔试真题
|
| 画出一种CMOS的D锁存器的电路图和版图。（未知） |
编程题 |
中等 |
笔试真题
|
| 画出一种CMOS的D锁存器的电路图和版图。（未知） |
编程题 |
中等 |
笔试真题
|
| 时钟的占空比指的是 |
单选题 |
中等 |
笔试真题单选
|
| 什么是阻塞赋值？什么是非阻塞赋值？并举例说明： |
编程题 |
中等 |
笔试真题
|
| PLL0有三个输出：CLKOUT0、CLKOUT1、CLKOUT2，分别为22MHz、171.6MHz和22MHz反向。clk22_out为22MHz时钟的I/O输出信号，故不经BUFG直接输出；clk22为22MHz经过BUFG后的信号… |
问答题 |
中等 |
经典问答问答题
|
| 7.1 MOS管基本概念与画图 |
编程题 |
中等 |
笔试真题
|
| 7.1 MOS管基本概念与画图 |
编程题 |
中等 |
笔试真题
|
| 用 VERILOG 或VHDL写一段代码，实现 10进制计数器。（未知） |
编程题 |
中等 |
笔试真题
|
| 数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知） |
编程题 |
中等 |
笔试真题
|
| 数字电路设计当然必问Verilog/VHDL，如设计计数器。（未知） |
编程题 |
中等 |
笔试真题
|
| D触发器Tsetup=3ns，Thold=1ns，Tck2q=1ns， |
单选题 |
中等 |
笔试真题单选
|
| 7.2 N位bit位宽表示范围 |
问答题 |
中等 |
笔试真题问答题
|
| 7.2 N位bit位宽表示范围 |
问答题 |
中等 |
笔试真题问答题
|
| 下面关于verilog描述正确的是： |
单选题 |
中等 |
笔试真题单选
|
| 确定状态数画出状态转移图，没有投币之前的初始状态 S0，投入了 1分硬币 S1，投入 |
编程题 |
中等 |
笔试真题
|
| 用VERILOG或VHDL写一段代码，实现10进制计数器。（未知） |
编程题 |
中等 |
笔试真题
|
| 用VERILOG或VHDL写一段代码，实现10进制计数器。（未知） |
编程题 |
中等 |
笔试真题
|
| 逻辑电路低功耗设计中，无效方法是 |
单选题 |
中等 |
笔试真题单选
|
| 7.5 CMOS与TTL电路区别 |
单选题 |
中等 |
笔试真题单选
|
| 7.5 CMOS与TTL电路区别 |
单选题 |
中等 |
笔试真题单选
|
| 画卡诺图或者是利用 verilog编码 |
编程题 |
中等 |
笔试真题
|
| 确定状态数画出状态转移图，没有投币之前的初始状态S0，投入了1分硬币S1，投入了2分硬币S2，投入了3分硬币S3，投入了4分硬币S4。 |
编程题 |
中等 |
笔试真题
|
| 确定状态数画出状态转移图，没有投币之前的初始状态S0，投入了1分硬币S1，投入了2分硬币S2，投入了3分硬币S3，投入了4分硬币S4。 |
编程题 |
中等 |
笔试真题
|
| 确定状态数画出状态转移图，没有投币之前的初始状态 S0，投入了 1分硬币 S1，投入 |
编程题 |
中等 |
笔试真题
|
| 9.1 FPGA设计流程 |
编程题 |
中等 |
笔试真题
|
| 9.1 FPGA设计流程 |
编程题 |
中等 |
笔试真题
|
| 设计一个自动售货机系统，卖 soda水的，只能投进三种硬币，要正确的找回钱 |
编程题 |
中等 |
笔试真题
|
| 画卡诺图或者是利用verilog编码 |
编程题 |
中等 |
笔试真题
|
| 画卡诺图或者是利用verilog编码 |
编程题 |
中等 |
笔试真题
|
| 在RTL设计阶段，降低功耗的常用设计方法是 |
单选题 |
中等 |
笔试真题单选
|
| 设计一个自动饮料售卖机， 饮料 10分钱， 硬币有 5分和 10分两种， 并考虑找零： （ 1） |
编程题 |
中等 |
笔试真题
|
| 设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱 |
编程题 |
中等 |
笔试真题
|
| 设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数。 |
编程题 |
中等 |
笔试真题
|
| 设计一个自动售货机系统，卖 soda水的，只能投进三种硬币，要正确的找 |
编程题 |
中等 |
笔试真题
|
| 下面哪个不是循环关键字 |
单选题 |
中等 |
笔试真题单选
|
| 10 Verilog语法 |
编程题 |
中等 |
笔试真题
|
| 10 Verilog语法 |
编程题 |
中等 |
笔试真题
|
| 画出可以检测 10010串的状态图 ,并verilog实现之。（威盛） |
编程题 |
中等 |
笔试真题
|
| 设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知） |
编程题 |
中等 |
笔试真题
|
| 设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并考虑找零：（1）画出fsm（有限状态机）；（2）用verilog编程，语法要符合fpga设计的要求；（3）设计工程中可使用的工具及设计大致过程。（未知）（同25） |
编程题 |
中等 |
笔试真题
|
| 设计一个自动饮料售卖机， 饮料 10分钱， 硬币有 5分和 10分两种， 并考虑找零： （ 1） |
编程题 |
中等 |
笔试真题
|
| 用 FSM实现 101101的序列检测模块。（南山之桥） |
编程题 |
中等 |
笔试真题
|
| 画出可以检测10010串的状态图,并verilog实现之。（威盛） |
编程题 |
中等 |
笔试真题
|
| 画出可以检测10010串的状态图,并verilog实现之。（威盛） |
编程题 |
中等 |
笔试真题
|
| 无符号二进制除法1110111B/1001B的结果是 |
单选题 |
中等 |
笔试真题单选
|
| 10.3 generate 使用 |
编程题 |
中等 |
笔试真题
|
| 10.3 generate 使用 |
编程题 |
中等 |
笔试真题
|
| 简述 FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） |
问答题 |
中等 |
笔试真题问答题
|
| 用FSM实现101101的序列检测模块。（南山之桥） |
编程题 |
中等 |
笔试真题
|
| 用FSM实现101101的序列检测模块。（南山之桥） |
编程题 |
中等 |
笔试真题
|
| 组合逻辑电路的冒险现象是由于（）引起的； |
多选题 |
中等 |
笔试真题多选
|
| 10.7 多位复用器MUX与逻辑门换用方法 |
编程题 |
中等 |
笔试真题
|
| 10.7 多位复用器MUX与逻辑门换用方法 |
编程题 |
中等 |
笔试真题
|
| 简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） |
问答题 |
中等 |
笔试真题问答题
|
| 简述FPGA等可编程逻辑器件设计流程。（仕兰微面试题目） |
问答题 |
中等 |
笔试真题问答题
|
| 对解决亚稳态问题有效果的方法是 |
单选题 |
中等 |
笔试真题单选
|
| 10.9 二进制与格雷码转换与独热码区别 |
判断题 |
中等 |
笔试真题
|
| 10.9 二进制与格雷码转换与独热码区别 |
判断题 |
中等 |
笔试真题
|
| 2.4 至简设计 |
编程题 |
中等 |
笔试真题
|
| 2.4 至简设计 |
编程题 |
中等 |
笔试真题
|
| 5.2 产生锁存器latch的代码 |
编程题 |
中等 |
笔试真题
|
| 5.2 产生锁存器latch的代码 |
编程题 |
中等 |
笔试真题
|
| 分别写出 IC设计前端到后端的流程和 eda工具。（未知） |
编程题 |
中等 |
笔试真题
|
| 下图中的电路，器件延时如图标注，将框内电路作为一个寄存器，其有效setup time=？Hold time=？ |
问答题 |
中等 |
笔试真题问答题
|
| 6.1 测试激励的完备性 |
问答题 |
中等 |
笔试真题问答题
|
| 6.1 测试激励的完备性 |
问答题 |
中等 |
笔试真题问答题
|
| 分别写出IC设计前端到后端的流程和eda工具。（未知） |
编程题 |
中等 |
笔试真题
|
| 分别写出IC设计前端到后端的流程和eda工具。（未知） |
编程题 |
中等 |
笔试真题
|
| 从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool. |
编程题 |
中等 |
笔试真题
|
| 从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool. |
编程题 |
中等 |
笔试真题
|
| 是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪 |
问答题 |
中等 |
笔试真题问答题
|